崗位職責(zé):
1、 負(fù)責(zé)FPGA各功能模塊的RTL設(shè)計(jì)、代碼編寫(xiě)、仿真及調(diào)試優(yōu)化;
2、參與FPGA芯片選型,軟硬件資源、性能、開(kāi)發(fā)工具評(píng)估;
3、參與FPGA軟硬件系統(tǒng)的功能設(shè)計(jì)、協(xié)同工作及優(yōu)化實(shí)現(xiàn);
4、完成技術(shù)資料和產(chǎn)品文檔的編寫(xiě)、維護(hù)、歸檔等工作;
任職要求:
1.通信工程、電子工程、控制工程、儀器專業(yè)和應(yīng)用數(shù)學(xué)專業(yè)??萍耙陨蠈W(xué)歷;
2.熟悉 FPGA 的開(kāi)發(fā)流程,從事過(guò)Altera/xilinx等主流FPGA的開(kāi)發(fā);
3.具有使用VHDL/Verilog 進(jìn)行項(xiàng)目和產(chǎn)品開(kāi)發(fā)的經(jīng)驗(yàn);
4.熟練使用quartus/vivado開(kāi)發(fā)工具進(jìn)行綜合布局布線,熟悉FPGA時(shí)序約束規(guī)則以及具有時(shí)序仿真分析能力;
5.有良好的英語(yǔ)閱讀能力,能夠閱讀分析英文資料;
6.要求工作認(rèn)真、仔細(xì),有高度責(zé)任心和敬業(yè)精神,較強(qiáng)的動(dòng)手能力,好學(xué)上進(jìn),有團(tuán)隊(duì)精神,善于溝通。
7.有千兆網(wǎng)口/DDR調(diào)試、高速信號(hào)處理項(xiàng)目和產(chǎn)品開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先;
職位福利:五險(xiǎn)一金、年終分紅、包住、帶薪年假、定期體檢、員工旅游、節(jié)日福利、全勤獎(jiǎng)
職位亮點(diǎn):雙休、14薪、五險(xiǎn)一金、7.5小時(shí)工作制