崗位內(nèi)容:
1、參與 DAQ(數(shù)據(jù)采集系統(tǒng))的嵌入式軟件開(kāi)發(fā)與 FPGA 邏輯設(shè)計(jì);
2、使用 C 語(yǔ)言編寫(xiě)嵌入式程序,使用 Verilog/VHDL 進(jìn)行 HDL 代碼設(shè)計(jì),并完成仿真、綜合、布局布線等全流程開(kāi)發(fā);
3、負(fù)責(zé) FPGA 系統(tǒng)的功能驗(yàn)證與測(cè)試,定位并修復(fù)設(shè)計(jì)中的問(wèn)題;
4、參與產(chǎn)品級(jí) FPGA 系統(tǒng)設(shè)計(jì)方案的制定與實(shí)施,協(xié)助撰寫(xiě)相關(guān)技術(shù)文檔。
實(shí)習(xí)要求:
1、測(cè)控技術(shù)與儀器、集成電路、電子信息工程、自動(dòng)化等相關(guān)專(zhuān)業(yè)本科及以上學(xué)歷,具備扎實(shí)的數(shù)字電路與模擬電路基礎(chǔ);
2、熟悉 FPGA 開(kāi)發(fā)流程,具有 FPGA 項(xiàng)目實(shí)踐經(jīng)驗(yàn),掌握 Verilog 或 VHDL 編程;
3、熟練使用嵌入式 C 語(yǔ)言進(jìn)行開(kāi)發(fā),具備 MCU 或嵌入式處理器開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先;
4、熟悉數(shù)字信號(hào)處理(DSP)基本原理,了解常用信號(hào)調(diào)理與采集算法;
5、熟練掌握 Xilinx Vivado 等 EDA 工具,具備獨(dú)立完成工程構(gòu)建與調(diào)試的能力;
具備良好的溝通能力、團(tuán)隊(duì)協(xié)作意識(shí)和問(wèn)題分析解決能力,責(zé)任心強(qiáng),學(xué)習(xí)能力強(qiáng)。
加分項(xiàng):
1、有 UART、CAN、SPI、DDR、高速接口(如 PCIe、Ethernet)或 AXI 總線設(shè)計(jì)經(jīng)驗(yàn);
2、熟悉嵌入式實(shí)時(shí)操作系統(tǒng)(如 FreeRTOS);
3、有完整項(xiàng)目經(jīng)歷或競(jìng)賽經(jīng)驗(yàn)(如電子設(shè)計(jì)競(jìng)賽、FPGA 創(chuàng)新大賽等)。