最近中文字幕免费mv在线视频,野狼第一精品社区,中文在线中文a,最近2019免费中文第一页,永久免费观看美女裸体的网站

崗位職責(zé)
1. 負(fù)責(zé)高速數(shù)據(jù)采集系統(tǒng)的總體方案設(shè)計(jì)：FPGA+高速ADC/DAC架構(gòu)評(píng)估、器件選型、信號(hào)鏈路預(yù)算與鏈路仿真。
2. 獨(dú)立完成FPGA硬件設(shè)計(jì)：原理圖設(shè)計(jì)、多層高速PCB Layout（≥8層）、電源完整性/信號(hào)完整性（PI/SI）仿真與優(yōu)化。
3. 負(fù)責(zé)ADC相關(guān)模擬前端電路設(shè)計(jì)：驅(qū)動(dòng)放大器、低噪聲電源、時(shí)鐘分配、抗混疊濾波器、保持采樣電路設(shè)計(jì)與調(diào)試。
4. 主導(dǎo)板級(jí)調(diào)測(cè)與系統(tǒng)聯(lián)調(diào)：使用示波器、頻譜儀等儀器完成硬件調(diào)試、性能驗(yàn)證及故障定位。
5. 撰寫并維護(hù)完整的技術(shù)文檔：需求規(guī)格、詳細(xì)設(shè)計(jì)、測(cè)試報(bào)告、BOM及生產(chǎn)工藝文件。
6. 配合嵌入式軟件、FPGA開發(fā)工程師，推進(jìn)產(chǎn)品從原型到量產(chǎn)的完整生命周期管理。
任職要求：
1. 學(xué)歷：電子工程、通信工程、自動(dòng)化等相關(guān)專業(yè)本科及以上學(xué)歷，碩士優(yōu)先。
2. 經(jīng)驗(yàn)：豐富硬件開發(fā)經(jīng)驗(yàn)，其中至少3年專注FPGA+高速ADC/DAC系統(tǒng)設(shè)計(jì)并成功量產(chǎn)。
3. ADC/DAC：熟悉12-16位、≥100 MSPS高速ADC/DAC芯片（ADI/TI/Linear等）及其模擬前端設(shè)計(jì)，掌握SFDR、SNR、ENOB等關(guān)鍵指標(biāo)測(cè)試與優(yōu)化方法。
4. 儀器與調(diào)試：熟練使用示波器、邏輯分析儀、頻譜儀、網(wǎng)絡(luò)分析儀等測(cè)試設(shè)備進(jìn)行系統(tǒng)級(jí)調(diào)試與驗(yàn)證。
加分項(xiàng)：
1、熟悉Zynq SoC、ARM+FPGA協(xié)同設(shè)計(jì)，具備軟硬件協(xié)同調(diào)試能力。
2、具備Python/TCL腳本自動(dòng)化測(cè)試經(jīng)驗(yàn)。