最近中文字幕免费mv在线视频,野狼第一精品社区,中文在线中文a,最近2019免费中文第一页,永久免费观看美女裸体的网站

崗位職責(zé)：
1、運(yùn)用 Altera、Xilinx 等公司的 FPGA/CPLD 器件參與整體系統(tǒng)方案并完成 FPGA 相關(guān)部分設(shè)計(jì)；
2、負(fù)責(zé)產(chǎn)品研發(fā)中 FPGA 資源的評估及代碼設(shè)計(jì)，與硬件人員溝通協(xié)調(diào)完成設(shè) 計(jì)；
3、負(fù)責(zé)各功能模塊的編寫、仿真、時(shí)序約束/分析、RTL 代碼的邏輯綜合、調(diào) 試、測試；
4、參與 FPGA在系統(tǒng)中的調(diào)試，協(xié)助定位設(shè)計(jì)中的 Bug；配合軟件/ 應(yīng)用人員 進(jìn)行調(diào)試；
5、項(xiàng)目相關(guān)文檔撰寫和維護(hù)，項(xiàng)目相關(guān)代碼、工程維護(hù)。
任職要求：
1、電子工程、半導(dǎo)體物理與器件、微電子學(xué)、通信、數(shù)字信號(hào)處理相關(guān)專業(yè)，本科及以上學(xué)歷；
2、熟練使用 Verilog 或 VHDL,有實(shí)際 FPGA 代碼編寫經(jīng)驗(yàn)；
3、掌握 FPGA 設(shè)計(jì)方法，熟悉 Xilinx 或 Altera 等公司的 FPGA/CPLD 器件；
4、熟練使用 Quartus/ISE/Vivado、Modelsim 等 FPGA 設(shè)計(jì)工具；
5、具有 SRIO、PCIe、DDR、nand-flash、網(wǎng)口、USB、光口等開發(fā)經(jīng)驗(yàn)者優(yōu) 先；
6、有實(shí)際的 FPGA 調(diào)試經(jīng)驗(yàn)，有良好的硬件基礎(chǔ)知識(shí)；
7、可熟練閱讀英文手冊，具有良好的代碼編寫習(xí)慣，良好的技術(shù)文檔編寫能力；
8、具有良好的團(tuán)隊(duì)合作精神，具有良好的道德觀，有強(qiáng)烈地實(shí)現(xiàn)自我價(jià)值的愿望。